dc.contributor.advisor |
Gayoso, Carlos Arturo |
|
dc.contributor.author |
Tribó, Jordi Tadeo |
|
dc.date.accessioned |
2020-09-24T14:17:21Z |
|
dc.date.available |
2020-09-24T14:17:21Z |
|
dc.date.issued |
2020-08-24 |
|
dc.identifier.uri |
http://rinfi.fi.mdp.edu.ar/xmlui/handle/123456789/427 |
|
dc.description.abstract |
En el presente proyecto se lleva a cabo el diseño e implementación de un sistema de adquisición de señales basado en arquitectura SoC FPGA. El mismo cuenta con dos canales de entrada analógica de tensión, que operan a una frecuencia de muestreo de 1 MSa/s cada uno. Los datos son enviados en tiempo real a través de una conexión internet y visualizados de forma remota en un software que actúa de cliente. El elemento central del sistema consiste en una plataforma de desarrollo Terasic DE0-Nano-SoC, la cual integra un SoC FPGA Cyclone V de Intel, 1 GiB de memoria RAM DDR3 y conectividad Gigabit Ethernet. Por un lado, en el sector de lógica programable, se implementa la arquitectura de adquisición y procesamiento de los datos. Por otro lado, el software que se ejecuta en el procesador envía los datos a través de internet y recibe los comandos de configuración. Así mismo, se diseña un front-end, que consiste en una placa encargada del acondicionamiento analógico de ambos canales y su conversión al dominio digital. Esta etapa brinda flexibilidad al sistema, permitiendo capturar señales en diversos rangos de tensiones y de diversas amplitudes. El control del front-end se lleva a cabo de forma remota, a través del software de visualización. Con el objetivo de validar el diseño teórico de esta etapa, se fabrica un prototipo del front-end y se llevan a cabo diversas mediciones durante su funcionamiento. El último componente que conforma el sistema es el cliente de visualización, el cual consiste en un software multiplataforma, capaz de ejecutarse en sistemas operativos Windows, Mac OS y Linux. La interfaz gráfica del cliente permite ajustar los diversos parámetros de adquisición y controlar tanto el servidor de adquisición como el front-end. Por otro lado, se desarrollan e implementan diversas funcionalidades que favorecen la visualización de los datos adquiridos y su posterior análisis. |
es_AR |
dc.format |
application/pdf |
es_AR |
dc.language.iso |
spa |
es_AR |
dc.publisher |
Universidad Nacional de Mar del Plata. Facultad de Ingeniería; Argentina |
es_AR |
dc.rights |
info:eu-repo/semantics/openAccess |
es_AR |
dc.subject |
Diseño e implementación |
es_AR |
dc.subject |
Sistema de adquisición de señales |
es_AR |
dc.subject |
Arquitectura SoC FPGA |
es_AR |
dc.title |
Sistema de adquisición de señales eléctricas basado en SoC FPGA |
es_AR |
dc.type |
Thesis |
es_AR |
dc.rights.holder |
https://creativecommons.org/licenses/by/4.0/ |
es_AR |
dc.type.oa |
info:eu-repo/semantics/bachelorThesis |
es_AR |
dc.type.snrd |
info:ar-repo/semantics/tesis de grado |
es_AR |
dc.type.info |
info:eu-repo/semantics/draft |
es_AR |
dc.description.fil |
Fil: Tribó, Jordi Tadeo. Universidad Nacional de Mar del Plata. Facultad de Ingeniería; Argentina |
es_AR |