Circuitos integrados de bajo consumo para detección y localización de disparos de armas de fuego

Abstract

Se muestra el desarrollo, validación y testeo de cinco circuitos integrados de bajo consumo de potencia. Se pretende utilizar estos circuitos como nodos en una red inalámbrica miniatura de bajo consumo, para fines de protección ambiental contra caza ilegal en bosques tropicales en Costa Rica. Se espera que la red provea de una detección y localización eficientes de disparos de armas de fuego, y varios algoritmos se evalúan y clasifican respecto a su eficiencia estadística usando técnicas de detección de señales. Los algoritmos a implementarse se seleccionan luego dependiendo de sus posibilidades de realización en dispositivos VLSI de bajo consumo. El primer CI implementa una transformada continua de onditas y una unidad de cálculo de energía, construidas usando técnicas analógicas CMOS de bajo consumo, para usarse como preprocesamiento de señales para un detector acústico de disparos por umbral adaptivo. El circuito es funcional, con una disipación de potencia de 21.4μW a 3V. El segundo CI implementa un transformada discreta Haar de onditas con el mismo propósito del primer CI, usando una técnica de capacitores conmutados. Las simulaciones predicen una disipación de 40μW a 3V, 14kHz, con un error absoluto debajo del 2 % de la respuesta teórica. El tercer CI implementa un algoritmo digital de bajo consumo para estimación de retardo. El circuito usa una aproximación de lazo cerrado y requiere solo 1.04μW a 3.3V, superando CIs equivalentes reportados en la literatura. El CI ha sido verificado eléctricamente y probado en el campo, como parte de una unidad de localización angular integrada a una red de sensores inalámbricos. El cuarto CI implementa un estimador de retardo basado en un filtro de Kalman. Los requerimientos energéticos del CI son equivalentes a los del tercer CI para una estimación similar, con una mayor velocidad de convergencia. El CI ha sido eléctricamente verificado. El quinto CI implementa un estimador de retardo basado en un algoritmo de búsqueda binaria. Los requerimientos de potencia son levemente inferiores a los del cuarto CI, con una menor velocidad de convergencia, pero el consumo puede mejorar aplicando algunos simples cambios en la arquitectura, sin afectar la velocidad.